




计算机组成原理

多周期MIPS




多周期MIPS数据通路特点(与单周期CPU相比)


- 不再区分指令/数据存储器，分时使用部分功能部件
- 主要功能单元输出端增加寄存器锁存数据
- 传输通路变短延迟变小，时钟周期变短
每个时钟周期用的
(原来一条线到底)

(clock per Instruction)
单周期CPI=1
多周期CPI>1


输出端寄存器以锁存
器



多周期MIPS CPU数据通路




多周期MIPS取指令阶段T1




多周期MIPS取指令阶段T2


译码、RegA、B、PC+4+Imm16<<2



R型指令执行状态周期T3~T4




LW指令执行状态周期T3~T5



Beq指令执行状态周期T3

分支
地址




多周期MIPS状态图

指令周期=5T
~ 2: 4T
~ 3: 3T
~ 4: 4T
~ 5: 4T

完全同步
指令周期=4周期
每T CPU周期=4T

CPU周期=1T
1T内访存几次?

?





华中科技大学
计算机科学与技术学院
School of Computer Science & Technology, HUST

Thanks

计算机组成原理

